Bolsa de PD em Computação Reconfigurável

Post-doctoral Fellowship in Reconfigurable Computing

Nº: 2836

Área de conhecimento: Ciência da Computação

Field of knowledge: Computer science

Nº do processo FAPESP: 2013/07375-0

FAPESP process: 2013/07375-0

Título do projeto: Desenvolvimento de um sistema em hardware baseado em FPGA para acesso em tempo real ao mercado financeiro

Project title: Development of an FPGA-orientated hardware system for real time financial market access

Área de atuação: Computação Reconfigurável

Working area: Reconfigurable Computing

Quantidade de vagas: 1

Number of places: 1

Pesquisador principal: Alexandre Cláudio Botazzo Delbem

Principal investigator: Alexandre Cláudio Botazzo Delbem

Unidade/Instituição: Instituto de Ciências Matemáticas e de Computação da Universidade de São Paulo (ICMC-USP)

Unit/Instituition: Instituto de Ciências Matemáticas e de Computação da Universidade de São Paulo (ICMC-USP)

Data limite para inscrições: 04/06/2019

Deadline for submissions: 2019-06-04

Publicado em: 30/04/2019

Publishing date: 2019-04-30

Localização: Avenida Trabalhador São-carlense, 400 - Centro, São Carlos

Locale: Avenida Trabalhador São-carlense, 400 - Centro, São Carlos

E-mail para inscrições: vbonato@usp.br

E-mail for proposal submission: vbonato@usp.br

  • Resumo Summary

    O Centro de Pesquisa, Inovação e Difusão para Ciências Matemáticas Aplicadas à Industria (CEPID-CeMEAI), sediado no Instituto de Ciências Matemáticas e de Computação da Universidade de São Paulo(ICMC-USP), oferece uma vaga de pós-doutoramento na área de Computação Reconfigurável.

    A bolsa é financiada pela FAPESP e tem vigência de 12 meses. Mais informações sobre a bolsa de Pós-­Doutorado da FAPESP estão disponíveis em www.fapesp.br/bolsas/pd. O valor da bolsa será de acordo com o estipulado para Pós­ Doutor pela FAPESP (www.fapesp.br/3162).

    Descrição:

    O mercado financeiro tem empregado sistemas de computação de tempo real para a negociação de ativos e que são conhecidos por sistemas HFT (High Frequency Trading). Um dos grandes desafios do HFT é garantir a previsibilidade do tempo de execução de seus algoritmos e que o tempo de resposta tenha baixa latência; fatores determinantes para o seu sucesso. O emprego de hardware reconfigurável para processamento de dados no nível de rede é o estado da arte para este tipo de sistemas. Isso elimina as diversas camadas de software existentes nos sistemas tradicionais e permite que os algoritmos, tanto de pré-processamento de dados quanto de tomada de decisão, sejam implementados diretamente em circuitos de hardware utilizando canais de comunicação dedicados. O projeto visa a construção de tal sistema HFT em dispositivo do tipo FPGA, incluindo recursos para comunicação direta com o mercado financeiro via protocolo FIX/FAST e interfaces com processadores de software para configuração e monitoramento do hardware. O projeto será liderado em conjunto com Dr. Vanderlei Bonato.  

    Requisitos:

    É necessário que o candidato tenha título de doutor em Ciências de Computação ou áreas afins, com experiência no desenvolvimento de hardware para FPGA, linguagens de descrição de hardware, linguagens de síntese de alto nível, exploração de espaço de projeto, modelagem e solução de problemas de otimização. Também é desejável familiaridade com desenvolvimento de interfaces de comunicação Gigabit Ethernet e interfaces de memória DDR3 e DDR4. O candidato deve ter finalizado seu doutorado nos últimos 5 anos. 

    Inscrição:

    Os candidatos interessados devem enviar um e-mail tendo no campo assunto “CEPID Postdoc - HFT” para Dr. Vanderlei Bonato (vbonato@usp.br), anexando currículo vitae e uma carta de apresentação descrevendo sua experiência e a motivação para trabalhar no projeto. Incluir também informações de contato de dois profissionais que o possam recomendar (não incluir cartas de recomendação). Todos os documentos devem ser enviados em formato PDF. O prazo limite para envio dos documentos é 04/06/2019 (somente arquivos .pdf).

    The Center for Research in Mathematical Sciences Applied to Industry (CEPID-CeMEAI) – a Research, Innovation and Dissemination Center (RIDC or “CEPID” in the Portuguese acronym) supported by São Paulo Research Foundation (FAPESP) – opens a post-doctoral research position in Reconfigurable Computing. The selected candidate will work at Institute of Mathematical and Computer Sciences of the University of São Paulo in São Carlos (São Paulo State, Brazil), host for CEPID-CeMEAI headquarters. FAPESP provides the financial support with a monthly stipend of R$ 7,373.10. Financial support can also be provided to cover transportation expenses as to the move to São Carlos. An extra grant is also provided to cover participation in highly relevant conferences and workshops, as well as research trips (limited to 15% of the annual amount of the fellowship). The position is for one year. 

    Description:

    The financial market has employed real time computing systems to accelerate trading operations known as HFT (High Frequency Trading) systems. One of the major challenges of HFT systems is to guarantee predictability of the system execution time and low latency for the system response. Such features are fundamental to determine its success. The use of reconfigurable hardware for data processing at package level is the state of the art for this type of systems. This approach eliminates the various layers of software that exists in traditional systems and allows both data preprocessing and decision-making algorithms to be implemented directly in hardware circuits using dedicated communication channels. This project aims to construct such HFT system based on FPGA device, including resources to access the financial market directly via FIX/FAST protocol and to interface with software processors for hardware configuration and monitoring. The research will be led jointly by Dr. Vanderlei Bonato. 

    Requirements:

    Applicants should have PhD in Computer Science or related fields with experience in hardware development for FPGAs, hardware description languages, high level synthesis languages, design space exploration, and modeling and solving optimization problems. It is also desirable to have experience in developing interfaces for Gigabit Ethernet devices and DDR3 and DDR4 memories. The applicant must have got their PhD in the last 5 years. 

    Application:

    Please send your application until June 4, 2019 to: Dr. Vanderlei Bonato (vbonato@usp.br) indicating “CEPID Postdoc - HFT” in the subject line. Applications should include curriculum vitae, statement of research interests and two contact information for recommendation purpose (only PDF files). 

    Contract Condition:

    Grant from FAPESP under the Research, Innovation and Dissemination Centers (RIDC-CeMEAI) (http://cepid.fapesp.br/en/centro/15, http://www.cemeai.icmc.usp.br/).